Auf der Hot Chips 18 Konferenz präsentierte Sun den verbesserten Nachfolger ihres bahnbrechenden UltraSparc T1, der in 65 nm Technik im 3. Quartal 2007 auf den Markt kommen soll.

Niagara 2 bietet nun pro Kern zwei statt nur einer Verarbeitungseinheit - die innerhalb des Chips aktiven Threads wurden somit auf 64 verdoppelt und sorgen mit dem spekulierten Takt von 1,4 GHz für den doppelten Durchsatz bei gleichem Strombedarf!

Die Praxistauglichkeit des Niagara 2 wurde durch die Hinzufügung einer FPU für jeden der weiterhin acht Kerne erheblich verbessert, die ihrerseit durch die enorme Bandbreite der vier "dual-channel FBDIMM" Speichercontroller entsprechend unterstützt werden.

Weiterhin wurde der in acht Segmente aufgeteilte L2 Cache auf 4 MB mit 16-facher Assoziativität vergrößert.

Der JBus wurde mittlerweile abgeschafft, dafür gibt es nun direkt eine PCIe 8x Schnittstelle und zwei 10 oder 1 GBit Ethernet Interfaces, die den Niagara 2 zu einem gut bestückten SoC machen.
Die Kryptoeinheit in jedem Prozessorkern soll es schaffen, die beiden 10 GBit Schnittstellen mit "wire-speed" zu bedienen, so dass eine Verschlüsselung oder Prüfsummenberechnung mit den gängigsten Verfahren komplett "frei" ist.

Weitere Einzelheiten in der Sun Präsentation und Realworldtechs ausführlichen Aufarbeitung.